An analytical method for the thermal layout optimization of multilayer structure solid-state-devices / PESARE M.; GIORGIO A.; PERRI A. - In: SOLID-STATE ELECTRONICS. - ISSN 0038-1101. - 45(2001), pp. 511-517.
Attenzione! Scheda prodotto non ancora validata
I metadati della pubblicazione sono in fase di verifica da parte dell'Ateneo
Utilizza questo identificativo per citare o creare un link a questo documento:
http://hdl.handle.net/11589/10540
Autori: | |
Titolo: | An analytical method for the thermal layout optimization of multilayer structure solid-state-devices |
Rivista: | |
Data di pubblicazione: | 2001 |
Handle: | http://hdl.handle.net/11589/10540 |
Appare nelle tipologie: | 1.1 Articolo in rivista |
File in questo prodotto:
Non ci sono file associati a questo prodotto.
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.