Design and evaluation of a testable bit-serial Multiplier array / DI LECCE, Vincenzo. - (1991), pp. 92-95. (Intervento presentato al convegno ISMM International Workshop on Parallel Computing tenutosi a Trani, Bari - Italy nel September 10-13, 199).

Design and evaluation of a testable bit-serial Multiplier array

DI LECCE, Vincenzo
1991-01-01

1991
ISMM International Workshop on Parallel Computing
Design and evaluation of a testable bit-serial Multiplier array / DI LECCE, Vincenzo. - (1991), pp. 92-95. (Intervento presentato al convegno ISMM International Workshop on Parallel Computing tenutosi a Trani, Bari - Italy nel September 10-13, 199).
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11589/15101
Citazioni
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact